DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

02836743 **Image available** **ACTIVE MATRIX SUBSTRATE**

PUB. NO.:

01-134343 [JP 1134343 A]

PUBLISHED:

May 26, 1989 (19890526)

INVENTOR(s): MORIMOTO HIROSHI

KATAYAMA MIKIO SHIMADA YASUNORI

TANAKA HIROHISA

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

62-292467 [JP 87292467]

FILED:

November 19, 1987 (19871119)

INTL CLASS:

[4] G02F-001/133; G09F-009/30; H01L-021/82

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components); 44.9 (COMMUNICATION

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R096 (ELECTRONIC MATERIALS --

Glass

Conductors)

JOURNAL:

Section: P, Section No. 923, Vol. 13, No. 382, Pg. 143,

August 24, 1989 (19890824)

ABSTRACT

PURPOSE: To reduce the generation rate of the breaking of a source line and its resistance by providing a thin film transistor(TR) array in a matrix on an insulating substrate and forming the source line of a conductor thin film consisting of >=2 layers.

CONSTITUTION: A by-pass line 6 is provided at an intersection part separately from a source bus line 5 to form a multilayered structure of thin conductor films through an inter-layer insulating film and a through hole 9. Further, an n(sup +)/i layer 7 of a-Si and an etching stopper SiN(sub x) layer 8 are formed at the intersection part separately in an island shape and the possibility of the breaking of the source bus line due to the separation of the layers 7 and 8 is reduced at the intersection part. This constitution precludes a linear defect due to the breaking of the source bus line and improves the picture quality of the active matrix display device.

⑲ 日本国特許庁(JP)

⑩特許出顧公開

® 公開特許公報(A) 平1-134343

@Int_Cl_4	識別記号	庁内整理番号	 ❷公開	平成1年(1989	9)5月26日
G 02 F 1/133 G 09 F 9/30 H 01 L 21/82	3 2 7 3 3 8	7370—2H 7335—5C 7925—5F	 未請求	発明の数 1	(全9頁)

❷発明の名称 アクテイブマトリクス基板

②特 顧 昭62-292467

❷出 顧 昭62(1987)11月19日

⑦発	明	者	森	本		3 2	大阪府大阪市阿倍野区長池町22番22号 内	シャープ株式会社
砂発	明	者	片	山	幹	雄	大阪府大阪市阿倍野区長池町22番22号 内	シャープ株式会社
⑦発	明	者	島	Ħ	康	嵩	大阪府大阪市阿倍野区長池町22番22号 内	シャープ株式会社
⑦発	明	者	B	仲	広	久	大阪府大阪市阿倍野区長池町22番22号 内	シャープ株式会社
⑪出	願	人	シャ	ープ	株式会	社	大阪府大阪市阿倍野区長池町22番22号	
HO	理	人	弁理:	土 育	ıЩ	葆	外2名	

明 細 書

1、発明の名称

アクティブマトリクス基板

2. 特許請求の範囲

(1) 絶縁性基板上に薄膜トランジスタアレイがマトリクス状に形成され、放トランジスタアレイのソースパスラインが2層以上の薄電体の薄膜より形成されていることを特徴とするアクティブマトリクス基板。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は液晶等と組み合わせてアクティブマト リクス表示装備を構成するための薄膜トランジス タアレイを有するアクティブマトリクス基板に関 する。

[従来技術とその問題点]

アクティブマトリクス次示装置において、絵楽 欠陥や線状欠陥が発生することは、 重大な品位不 良となる。これらの欠陥を防止するためには、ア クティブマトリクス基板におけるゲートバスライ ン、ソースパスラインの断線、線間リークあるい は薄膜トランジスタ (以下TFTと称する) の動 作不良をなくす必要がある。これらの欠陥原因と しては、ホトリソグラフィブロセスあるいは薄膜 形皮プロセスにおけるゴミ、具物または腰の剝離 がある。

以下に従来換遊のTFTアクティブマトリクス基板について説明する。第24回は、TFTをそれぞれ含む絵素(A。)をマトリクス状に配置したTFTアクティブマトリクス基板である。従来機造のTFTおよびパスライン、絵業電極を第22回、第23回に示す。第23回は第22回におけるB-B・断面を示す回である。ガラス基板S上にゲートパスライン。。bをタンタル(Ta)で形成し、ゲート酸化酸は酸化タンタル(Ta)で形成し、ゲート酸化酸は酸化タンタル(Ta)でおり、ゲート酸化酸は酸化タンタル(Ta)でおり、ゲート酸化酸は酸化タンタル(Ta)でおり、ゲート酸化酸は酸化タンタル(Ta)でおり、ゲート酸に酸化タンタル(Ta)である。かは真性アモルファマスシリコン(a-Si(i))であり、ソースパスライン8。hはチタン(Ti)、ドレイン電極i、jはチタン、絵案電極k,1はITO膜(酸化インジウム

特別平1-134343(2)

そのため、従来はこれらの欠陥を防止するため、 プロセス上の対策がなされていたが、完全に防止 することは困難であった。

本免明は上記の欠点に鑑み、アクティブマトリ クス基板において、ソースパスラインの断値によ

ら引き出された電板15とに接続されている。また参照番号14はドレイン電極であり、透明運電 膜であるITO膜12に接続している。以上の基本 構成は従来例と同じである。以下に本発明の各 種の冗長性を持たせた部分について、①ゲートバ スライン、②ソースバスライン、③絵案について 説明する。

①ゲートバスライン

通常のゲートバスライン1と平行にパイパスライン2を設けている。この様にパイパスを設けることにより、実効的にパスラインの機構が増加する。また、パスライン材料が割離した場合でも、両方のパスライン1・2が同時に剥離する確率は、パスラインが一本の場合の剥離の確率よりも低くなるので、パスライン1・2のどちらかに剥離がなるので、パスライン1・2のどちらかに剥離が生じても、以上の冗長性を持たせることによりで下て全体としては欠陥のない作動性の良好なものとなる。また、第21因に示されるように、ゲートパスラインは2層の導電体薄膜であるチタン、クンタルより形成されており、該導電体薄膜の各

る線状欠陥を防止し、アクティブマトリクス表示 装置の画像品位の向上を図るためのアクティブマ トリクス基板の構造を提供することを目的とする。

【同題点を解佚するための手段】

そこで、本発明に係るアクティブマトリクス基 板は、絶縁性基板上に薄膜トランジスタアレイが マトリクス状に形成され、該トランジスタアレイ のソースパスラインが2層以上の導電体の薄膜よ り形成されていることを特徴とする。

[作用]

アクティブマトリクス基板における、ソースパスラインの新線の発生確率を低下させ、かつソースパスラインの抵抗が低下する。

[突崖伏]

第1図に、本発明の実施例である各種の冗長性 を持たせたアモルファスシリコン(a-Si)半導体 TFTアクティブマトリクス基板を示す。参照者 号1.5はそれぞれゲートパスライン、ソースパ スラインである。TFT11はゲートパスライン から引き出された電極13とソースパスラインか

層間には絶破体薄膜が設けられているので、該導 電体薄膜の各層間を電気的に接続するためのスル ーホール3が設けられている。スルーホール3を 遠じて各導電膜間を接続することによって、ゲー トパスラインの抵抗の低減にも有効なようになっ ている。また、ソースパスラインとのクロス部 4 は、クロス数を減らすためにパイパス部を設けて いない。クロス部を増やすと、ソース・ゲート間 での上下リークが発生し易くなり、かつ浮遊容量 も増加してしまうからである。

②ソースバスライン

通常のソースパスライン5とは別にゲートパス ラインとのクロス部にはパイパスライン6を設け ている。パイパスライン6を設けることで、実効 的にソースライン銀幅が増加する。また、ゲート パスラインの場合と同様にソースパスライン全体 の到離の発生確率を低下させることができる。

また、第16国~第20回に詳しい新聞を示すが、ソースパスラインも2層以上の導電体等膜より形成されており、故事電体存底の各層間には絶

像体帯膜が設けられているので、該事電体審膜の各層関を電気的に接続するためのスルーホールタが設けられている。スルーホールタを通じで各帯電体 再膜関を接続することによって、ソースパスラインの断線防止と同時にソースパスラインの抵抗低減にも有効となっている。参照番号7.8はそれぞれソースパスラインとゲートパスラインとのリークを防止するための半導体膜であるaーSi(n*)/aーSi(i)層、エッチングストッパーSiNx層である。7.8それぞれは各クロス部において島状に分離して形成されている。これはaーSi(n*)/aーSi(i)層7、エッチングストッパーSiNx層8が剥離することによって起こるクロス部におけるソースパスラインの断線の確率を、島状に分離させるという冗長性によって低下させている。

③禁業

各絵素の駆動を行うTFTは、TFT11.1 1の様に、一つの絵案に対して2個数けられる。 ここでは、ゲートパスラインからソースパスライ ンと平行に延びたTFT接続用リードゲートライ

(プロセス !)

第2図に示すように、透明な絶縁性ガラス基板 50上に終序500A~5000Aのタンケルを厳君して、ホトリングラフィブロセスにより糾線部の様にパターニングを行う。第2図において、通常のゲートパスライン1と平行にゲートパイパスラインと砂けている。また、ソースパスラインとのクロス部4ではパイパスラインは形成されていない。これは前述した様に、ソース・ゲートのクロス部を増やすと、ソース・ゲート間での上下リークが起こりやすくなり、かつ浮遊容量も増加してしまうからである。

(プロセス2)

次に、第3図の斜線部のように、第2図のソースパステインとなる5を除いて、つまりゲートパスラインを隔板酸化プロセスによりタンタル表面を酸化して胰厚500人~5000人のTa₂O₃を形成する。

(プロセス3)

そして、PCVD法によりゲート絶縁瞑SiNx

3) ン13を介して、2個のTFTが並列に絵葉に接続されている。即ち、TFT11・11は同一ゲートパスラインと同一ソースパスラインに接続されている。二つのTFTにおいて同時にソースあるいはゲートの断線の発生確率を抑えるため、なるべく間隔を大きくしている。また、ドレイン電極14は、後述するように、チタンと絵葉電極材料しTOとを用いた2層構造となっている(第19回、第20回参照)。

以上の参照番号1.5.13等はソースパスライン、ゲートパスライン、ゲートパスライン、ゲートパスラインからの引き出しライン等それら自身を要すのに用いたが、以下それらを構成する再談層をも表すこととする。

【製造プロセスの説明】

次に、第1図のTFTアクティブマトリクス基 板の製造プロセスを、第2図~第8図を参照しな がら説明する。なお、以下の図に示す斜線部は、 その時のプロセスにおける形成又は処理される部 分を示している。

層、a-Si(1)半導体層、エッチングストッパー SiNx層をそれぞれ膜厚500Å~6000Å.50Å~40 00Å.300Å~5000Åに形成した技、ホトリングラ フィブロセスでパターニングしてエッチングストッ パー隠だけを解 4 図の斜線部 8 のように形成する (第13 図参照)。

(プロセス4)

そして、PCVD法により被厚200人~2000人 のa-Si(n*)層を成蹊した後、第5図の斜線部7。 7で示すように、a-Si(n*)/a-Si(i)層は島 状に分離してホトリングラフィブロセスでパター ニングされる(第15図参照)。

(プロセス5)

次に、第6図に示すように、ソースパステイン 上のゲート絶縁度であるSiNx層にスルーホール 9を明ける。また、ゲートパスライン上の絶縁体 腰であるSiNx/Ta_xO_x層にもスルーホール 3 を開ける。スルーホールはそれぞれ2個ずつ開け られる。これは、ホトリングラフィブロセス不良 でどちらかのスルーホールがふさがった場合のた

持周平1-134343(4)

めに、やはり冗長性を持たせてスルーホールの欠 脳を少なくするためである(第16四、第21回 参照)。

(プロセス6)

続いて、チタンを膜厚が500人~5000人となる ようスパッタ蒸着し、第7回の斜線部のパターン のようにチタン、a-Si(n゚)をエッチングする。 ところで、前述のスルーホール9.3を通して (プロセス1) において形成したパターンのタンタル と、当プロセスにおいて蒸苦したチタンとが、こ のチタン自身がスルーホール内に入り込むことで 電気的に接続される。従って、ゲートパスライン、 ソースパスラインともにチタン・タンタルの上下 2重構造となる(第17回、第18回参照)。

(プロセス?)

次に、絵楽電極材料であるITOを、駅原300 A~3000Aにスパッタ蒸着した後、ホトリソグラ フィブロセスで第8図の料線部のようにITO駅 をパターニングする。なお、ITOは、絵楽電極 及びTFTのドレイン電板14以外にも、ソース

次にPCVD法により該厚200人~2000人の半導体層a~Si(a*)を放設する(第14回)。そしてホトリソグラフィブロセスで、第12回及び第14回において形成された半導体層a~Si(a*)、i~Si(i)を同時に、第5回の島状のパターン7に形成する(第15回)。次に、ゲート酸化膜SiNxにスルーホール9を開ける(第16回)。その後、チタンを軽厚500人~5000人にスパッタ高着した(第17回)後、チタン、a~Si(a*)を、第7回に示すようにソースパスラインのパターンにホトリソグラフィブロセスで形成し(第18回)、絵素電極となる「TOを酸厚300人~3000人にスパッタ高着した(第19回)後、第8回の斜線部の様にパターニングする(第20回)。

以上が、第1回のA-A 新面に関しての製造 プロセスである。

最後に、参考のために、第1図のC-C・断面 図を第21図に示しておく。

[効果]

本発明によるアクティブマトリクス基板を用い

パスライン上やゲートパスラインの一部の上にも パターニングされ、 (プロセス6) によるチタン の断線の発生を搾削することができる。

【断面図による製造プロセスの説明】・

次に、本発明に係るアクティブマトリクス基板 の製造プロセスを、第1回におけるA-A・断回 に関して製明する。

第9回は、ガラス基板50上に、該摩500人~5000人のタンタルを蒸落したところを示している。 次に、第9回のタンタルを、第2回に示すパターンで断画が第10回のようにパターニングする。 そして、第3回の斜線部のごとくゲートパスラインのみを酸化して酸化酸を第11回のように形成する。そして、PCVD法によりゲート酸化膜SiNx、半事体層8~Si(i)、エッチングストッパー層をそれぞれ該摩500人~6000人、50人~4000人、300人~5000人に形成する(第12回)。そしてホトリングラフィブロセスで第12回におけるエッチングストッパー層を第4回に示す島状のエッチングストッパー層を第4回に示す島状のエッチングストッパー層8に形成する(第13回)。

たアクティブマトリクス液晶表示装置における線 状欠筋の発生確率を低下させることが可能となる。 従って、アクティブマトリクス液晶表示装置の製 造歩留まりを向上させる事ができる。

4. 図面の簡単な説明・

部 1 図は、本発明に係るアクティブマトリクス 基板の再膜トランジスタの構造図である。

第2回一部8回はそれぞれ、第1回における薄 膜トランジスタアレイ製造プロセスを示す四である。

第9図〜第20図はそれぞれ、第1図における 薄膜トランジスタアレイのA-A 線方向の製造 プロセスを示す断面図である。

第21回は、第1回における薄膜トランジスタ アレイのC-C (株方向の断面図である。

第22回は、従来構造の幕膜トランジスタを示す図である。

第23因は、第22因における薄膜トランジスタのB-B、線方向の新面図である。

第24回は、神峡トランジスタを含む絵楽 (A


特開平1-134343 (5)

。。) をマトリクス状に配置したアクティブマトリ クス基板を示す図である。

5…ソースパスライン、11…薄膜トランジスタ、 50…ガラス芸板。


特許出願人 シャーブ株式会社 代理人 弁理士 青山 葆ほか2名 無「図


(5)





第 2 团


郭马西














特蘭平1-134343 (8)





第18 図



第21 图







考23 西

8; 24 M

